1. 跟前端工程师合作，优化timing、area、power并完成timing分析；
2. 优化布局布线并完成版图的验证 (RC extraction, ECO, DRC, LVS)；
3. 负责芯片尺寸优化，power的IR drop分析；
4. 使用Prime Timing完成静态时序分析，包括setup和hold。

1.电路、计算机、电子工程等相关专业；
2. 了解DC、ICC2、Innovus、formality、PT、PTPX等EDA工具；
3. 熟悉csh、tcsh、Makefile、TCL、perl和python等语言；
4. 了解Synopsys/Cadence/Mentor后端工具和流程 (ICC2/ Innovous/Calibre)。